K-Transistor Topologie - Neuartige prozessresiliente Transistor-Schaltungstopologie für Anwendungen im Bereich extrem niedriger Versorgungsspannungen
Ref.-Nr. 7262
Keywords: Topologie, Transistor, Schaltkreis, Logikgatter, Architektur, energieeffizient, Prozessvariabilität, FEOL-Corner
Aus vielen Bereichen des Lebens sind Halbleiterschaltungen als Grundlage elektronischer Komponenten nicht mehr wegzudenken. Energieeffizienz ist hierbei häufig essenziell. Eine der größten Hürden in der Entwicklung von Schaltungstopologien, welche eine geringe Versorgungsspannung besitzen, ist eine hohe Prozessvariabilität. An der Universität Bielefeld wurde eine neuartige Schaltungstopologie entwickelt, die den Betrieb mit extrem niedrigen Versorgungsspannungen ermöglicht – unabhängig von der Art der eingesetzten Transistoren. Dies schafft eine außergewöhnlich hohe Technologieoffenheit.
Eine Verdopplung der Transistoranzahl erlaubt es N-FETs und P-FETs in einer besonderen Art und Weise zu verschalten, durch die sich die sich Prozessschwankungen der jeweiligen Transistorart sich gegenseitig reduzieren und die Effekte der FEOL-Corner (Front-End-of-Line) senken. Die dadurch erhöhten Leckströme werden durch die vorhandene Schmitt-trigger-Logik teilweise kompensiert.
Trotz der erhöhten Transistoranzahl bleibt die Flächenökonomie erhalten, da kompaktere Transistoren eingesetzt werden können – das führt zu einem äußerst niedrige Flächenbedarf. Alle Multiinputgates besitzen Eingänge des Custom AND-N und/oder OR-N Gatters. Diese sind, insbesondere die zwei Input Gatter, direkt auf topologischer Ebene so entworfen, dass Output-Spannung und -Power symmetrisch unter Vertauschung der Eingangskombination sind. Die Erfindung beinhaltet eine Standardzellenbibliothek, mit der modulare, flächeneffiziente Zellbibliotheken erstellt werden können.
Vorteile
- Äußerst niedrige Flächenbedarf
- Energieeffizient
- Prozessresilient
- Für niedrige Versorgungsspanngen
- Prozessvariabler Einsatz
Kommerzielle Anwendung
Dank einer Versorgungsspannung von unter 0,2 V (obere Grenze bei 22nm FDSOI-Prozess) – deutlich unter dem aktuellen Stand der Technik von etwa 0,7 V – reduzieren auf dieser Topologie basierende Schaltungen den Energieverbrauch signifikant. Entsprechende Komponenten hätten ihr Hauptanwendungsgebiet in Geräten, bei denen ein geringer Energieverbrauch erforderlich ist. Die Topologie erhöht stark die Widerstandsfähigkeit gegenüber Prozessvariationen. Beispiele wären Sensoren, welche mittels einer Batterie oder Energy-Harvesting betrieben werden. Attraktive Anwendungsgebiete liegen im digitalen Zukunftsfeld des „Internet of Things“ Wearables oder bei Bioimplantaten.
Aktueller Stand
Erste Simulationen, die die Funktionstauglichkeit belegen, wurden durchgeführt. Darüber hinaus wurde die Reduzierung der Prozessvariabilität auch mathematisch belegt. Eine deutsche Patentanmeldung ist erfolgt. Wir bieten interessierten Unternehmen die Weiterentwicklung mit den Erfindern der Hochschule oder eine Lizenzierung der Technologie an.
Technologie-Reifegrad
1
2
3
4
5
6
7
8
9
Beschreibung der Anwendung
—
Eine Erfindung der Universität Bielefeld.
